H TSMCที่ตอนนี้กำลังเป็นผู้นำของโลกในด้านการผลิตเซมิคอนดักเตอร์ เราได้รับแจ้งว่า เริ่มการก่อสร้างหน่วยผลิตชิป ด้วยสเกลการรวม 2nm
Σตามรายงานของเขา DigiTimes, แปลโดยผู้ใช้ทวิตเตอร์ @เจียวกั้วยกเว้นศูนย์วิจัยและพัฒนาการบูรณาการ 2 นาโนเมตร การก่อสร้างหน่วยการผลิตที่เกี่ยวข้องได้เริ่มขึ้นแล้ว.
ข้อสังเกต แน่นอนว่ามาตราส่วนการรวม 2nm ไม่ได้หมายถึงความยาวของทรานซิสเตอร์ แต่หมายถึงระยะห่างระหว่างกัน (แต่ละบริษัทมีความหมายต่างกัน)
โรงงานแห่งใหม่นี้จะตั้งอยู่ใกล้สำนักงานใหญ่ของ TSMC ในอุทยานวิทยาศาสตร์ซินจู๋ ประเทศไต้หวัน. รายงานยืนยันรายละเอียดล่าสุดเกี่ยวกับกระบวนการ 2nm ของ TSMC โดยเฉพาะการใช้เทคโนโลยี เกต-All-Around (GAA).
นอกจากความก้าวหน้าในประเด็นเรื่องขนาดการบูรณาการแล้ว TSMC ยังมีแผนสำหรับการพัฒนาวิธีการบรรจุภัณฑ์ การพัฒนานี้รวมถึงเทคโนโลยีต่างๆ เช่น SoIC, InFO, CoWoS และ WoW
เทคโนโลยีทั้งหมดนี้ถือเป็น "3D Fabric" โดย TSMC แม้ว่าบางอันจะเป็น 2.5D จริงๆ เทคโนโลยีเหล่านี้จะใช้สำหรับการผลิตจำนวนมากที่โรงงาน "ZhuNan" และ "NanKe" ในช่วงครึ่งหลังของปี 2021ในขณะที่คาดว่าจะมีส่วนสำคัญต่อรายได้ของบริษัท
สุดท้ายนี้ คู่แข่งที่ Samsung ใช้เทคโนโลยีบรรจุภัณฑ์ 3D X-cubeแต่เทคโนโลยีนี้ดึงดูดลูกค้าได้ช้ากว่าเทคโนโลยี TSMC สาเหตุหลักมาจากต้นทุน
